

Kit

2261

AVT

Generator sekwencji stanów logicznych

Do czego to służy?

Proponowany układ jest kolejnym z serii urządzeń, których zadaniem jest ułatwienie ciężkiego i pełnego wyrzeczów życia elektronika hobbysty. Nie wiem, jak dla Was, ale dla mnie nie ma nic gorszego niż praca bez narzędzi i przyrządów pomiarowych dobrej jakości. Oczywiście, można sporo zrobić posługując się tylko miernikiem uniwersalnym, ale po co się tak męczyć? Wiadomo, że wiele przyrządów pomiarowych wysokiej klasy jest dla nas niedostępnych z powodu ich wysokiej ceny, ale wiele pożytecznych urządzeń możemy wykonać sami, wydając na części niewielkie sumy pieniędzy. Technika cyfrowa, moja a mam nadzieję że i Wasza, ulubiona dziedzina elektroniki jest w tym szczególnie uprzywilejowana. Urządzeń służących testowaniu i uruchamianiu układów cyfrowych można zbudować wyjątkowo wiele i to o parametrach wcale nie ustępujących układom fabrycznym. O ile np. zbudowanie w warunkach amatorskich oscyloskopu nawet miernej klasy jest w zasadzie zadaniem niewykonalnym i bezsensownym z ekonomicznego punktu widzenia, to skonstruowanie analizatora stanów logicznych o wysokich parametrach nie


przekracza umiejętności nawet niezbyt jeszcze zaawansowanego elektronika. Wiele układów pomocniczych służących budowaniu innych układów cyfrowych można wykonać „na miarę”, dostosowując je do indywidualnych potrzeb, a nawet do aktualnie konstruowanego urządzenia.

Podczas testowania układów cyfrowych niejednokrotnie zachodzi potrzeba wymuszenia w kilku punktach badanego układu lub jego fragmentu, określonych stanów logicznych, a następnie ich zmienianie według przyjętego do testu algorytmu. Najczęściej wykonujemy to za pomocą kilku przycisków i przełączników dolutowanych prowizorycznie do układu, budując w ten sposób piękną „pajęczynę”, w którą zamiast muchy możemy złapać samych siebie. Trudno bowiem zapamiętać do jakiego punktu badanego układu został dołączony każdy z przełączników i w jakiej kolejności musimy zmieniać stany logiczne w różnych miejscach. Układ, którego budowę chciałbym Wam zaproponować rozwiązuje wszystkie te problemy.

W układzie zastosowano pamięć typu 6116, która zastała podzielona na 8 banków wybieranych za pomocą trójsekcyjnego przełącznika. Układ umożliwia zaprogramowanie do 8 x 255 ośmiobitowych sekwencji stanów logicznych. Zaprogramowane sekwencje mogą być przechowywane w pamięci urządzenia i odtwarzane dowolną ilość razy aż do skasowanie ich przez zapisanie nowych danych lub do wyłączenia zasilania. Programowanie układu odbywa się ręcznie, za pomocą ośmiosekcyjnego przełącznika. Odtwarzanie może następować w trybie „STEP”, czyli krok po kroku

Tabela 1

Stan wejść S2				
C	B	A	Obszar	Adres początkowy (HEX)
0	0	0	1	000
0	0	1	2	100
0	1	0	3	200
0	1	1	4	300
1	0	0	5	400
1	0	1	6	500
1	1	0	7	600
1	1	1	8	700



Rys. 1. Schemat ideowy

zmienianym za pomocą naciśnięcia przycisku lub automatycznie, z regulowaną w szerokim zakresie częstotliwością. Stany logiczne przekazywane są do testowanego układu za pomocą przewodów zakończonych miniaturowymi chwytakami, co eliminuje konieczność dolutowywania czegokolwiek do budowanego urządzenia.

Układ został wyposażony w prosty układ monitorowania stanów logicznych na jego wyjściu, zbudowany na diodach LED. Znacznie bardziej komfortowym rozwiązaniem będzie jednak dołączenie do niego jednego lub dwóch układów „Monitora linii 8 bitowej” AVT-1144. Układ ten, opublikowany w siostrzanej Elektronice Praktycznej umożliwia konwersję 8 bitowego słowa na postać dziesiętną lub hexadecymalną i do współpracy z naszym urządzeniem nadaje się wręcz idealnie. Można zastosować dwa układy AVT-1144: jeden do monitorowania stanu szyny danych i drugi do obrazowania aktualnego stanu wejść adresowych pamięci.

Jak to działa?

Schemat elektryczny proponowanego układu został przedstawiony na rysunku 1. Analizę schematu przeprowadzimy tak, jakbyśmy posługiwali się już zbudowanym i gotowym do pracy urządzeniem.

Nasz układ został właśnie dołączony do zasilania i mamy zamiar wykorzystać go do testowania aktualnie budowanego urządzenia cyfrowego. Niestety, w pamięci znajdują się jeszcze nic nie znaczące, przypadkowe dane i pierwszą czynnością jaką będziemy musieli wykonać będzie zaprogramowanie naszego generatora stanów logicznych. Musimy najpierw wybrać obszar pamięci, w którym umieścimy żądaną sekwencję stanów logicznych. Do dyspozycji mamy aż osiem banków pamięci wybieranych za pomocą przełącznika S2. W tabeli 1 podano ustawienia tego przełącznika odpowiadające kolejnym obszarom pamięci.

Należy zwrócić uwagę na fakt, że w naszym układzie zwarcie przełącznika

odpowiada niskiemu stanowi logicznemu, a rozwarcie – wysokiemu.

Po ustawieniu adresu początkowego wykorzystywanego aktualnie obszaru pamięci przełączamy nasz układ w tryb zapisu. Dokonujemy tego za pomocą przełącznika S4, ustawiając go w pozycji przeciwnej do pokazanej na schemacie, czyli na pozycję WRITE.


Warto teraz wspomnieć o roli jaką pełnią w układzie dwa osmiobitowe bufory IC3 i IC4. Podczas zapisu danych do pamięci na wejściach EOA układu IC3 powoduje ustawienie wszystkich jego wyjść w stan wysokiej impedancji. Podczas wpisywania danych stany na wyjściach szyny danych nie mają najmniejszego wpływu na stan wyjść złącza JP3, co pozwala na stałe dołączenie badanego układu do naszego generatora sygnałów cyfrowych. Podczas zapisu danych przełącznik S8 powinien znajdować się

w pozycji MAN, czyli takiej jak na schemacie. Następnie będziemy musieli podjąć decyzję, ile kolejnych kombinacji stanów logicznych będzie nam potrzebnych do przeprowadzenia testów. Liczbę tą ustawiamy przełącznikiem S1, oczywiście w kodzie binarnym. Przełącznikiem S3 ustawiamy pierwszą kombinację stanów logicznych, które będziemy chcieli później wysłać do badanego układu. Następnie naciskamy przycisk START i następnie S5 – STEP. Naciśnięcie tego ostatniego przycisku spowoduje następujące zjawiska:

1. Kondensator C1 na wejściu bramki IC5B zacznie się ładować i po przekroczeniu na nim napięcia równego 2/3 napięcia zasilania na wyjściu tej bramki pojawi się stan niski.
2. Krótki impuls ujemny doprowadzony za pośrednictwem kondensatora C2 do wejścia bramki IC5A spowoduje powstanie na jej wyjściu impulsu dodatniego, a w konsekwencji impulsu ujemnego na wyjściu IC5C i wejściu zapisu pamięci IC1. Podczas ujemnego zbocza tego impulsu dane z szyny danych D0 D7 zostaną zapisane w pamięci pod ustawionym adresem początkowym.
3. Impuls dodatni z wyjścia bramki IC5A został także skierowany na wejście zegarowe licznika binarnego IC2. Ponieważ po naciśnięciu przycisku START przerzutnik R-S zbudowany z bramek IC6A i IC6B włączył się, na wejściu zerającym licznika IC2 panuje stan niski, umożliwiający mu pracę. Tak więc dodatni impuls doprowadzony do wejścia zegarowego IC2 spowodował podczas opadającego zbocza zmianę stanu licznika o 1, a tym samym ustawienie kolejnego adresu pamięci.

Wszystkie opisane zjawiska przedstawione zostały graficznie na **rysunku 2**.

Rys. 2.



Po zaprogramowaniu pierwszego ośmio-bitowego słowa ustawiamy kolejną sekwencję stanów logicznych i kolejnym naciśnięciem przycisku STEP wpisujemy ją pod kolejny adres pamięci.

W momencie kiedy licznik IC2 osiągnie stan ustawiony za pomocą przełącznika S1 żadna z diod D1 D8 nie będzie już zwierać wejścia 1 przerzutnika R-S do masy i przerzutnik ten wyłączy się. Licznik IC2 zostanie wyzerowany i układ powróci do stanu oczekiwania na kolejną operację, którą najczęściej będzie odtworzenia zapisanych danych i przekazanie ich do testowanego układu.

Przed rozpoczęciem odtwarzania musimy zdecydować, czy zostanie ono przeprowadzone automatycznie, czy też ręcznie: krok po kroku. W zależności od potrzeb ustawiamy przełącznik S8 w pozycję MAN lub AUTO, a przełącznik S4 w pozycję READ. Przesłanie tego przełącznika spowoduje trzy, ważne dla działania układu zjawiska. Po pierwsze, wymuszenie stanu niskiego na wejściu) bramki IC5C spowoduje jej zamknięcie i uniemożliwi przedostawanie się impulsów programujących na wejście WE pamięci. Po drugie, na wejściu zezwolenia na odczyt zawartości pamięci OE także zostanie wymuszony stan niski pozwalając na korzystanie z zapisanych w niej danych. Po trzecie, na wejściach zezwolenia bufora IC4 pojawi się stan wysoki, a na analogicznych wejściach bufora IC3 – stan niski. Bufor IC4 zostanie więc zamknięty i stan przełącznika S3 nie ma już żadnego wpływu na funkcjonowanie układu. Natomiast dane z wyjść pamięci będą teraz za pośrednictwem IC3 przekazywane do testowanego urządzenia.

Następnie naciskamy przycisk START. Jeżeli wybraliśmy odtwarzanie w trybie MAN to na wyjściach układu pojawiła się już pierwsza sekwencja stanów logicz-

Wykaz elementów

Rezystory

P1: 220kΩ potencjometr montażowy miniaturowy
 RP1: R-PACK SIL 4,7...10kΩ
 R1, R2, R3, R4, R5, R8, R10, R11: 3,3kΩ
 R6: 1MΩ
 R7: 120kΩ
 R9: 220kΩ
 R12, R13: 24kΩ

Kondensatory

C6, C1: 100nF
 C4, C2: 4,7nF
 C3: 470nF
 C5: 100µF/10
 C7: 1µF

Półprzewodniki

D1, D2, D3, D4, D5, D6, D7, D8: 1N4148 lub odpowiednik
 IC1: 6116
 IC2: 4040
 IC3, IC4: 74HCT244, LS244
 IC5: 4093
 IC6: 4001
 IC7: NE555
 IC8: 7805

Pozostałe

CON1: ARK2 (3,5mm)
 JP1, JP2, JP3: PIN HEADER 5X2
 S1, S3: SW DIP-8
 S2: SW DIP-3
 S4, S8: przełącznik hebelkowy
 S5, S6, S7: przycisk RESET lutowany w płytce
 Złącze zaciskowe 10
 Odcinek przewodu taśmowego 10 żyłowego ok. 20 cm
 8 chwytaków miniaturowych
 1 krokodylek


nych zapisanych uprzednio do pamięci. Naciśnięcie przycisku STEP spowoduje przekazanie pojedynczego impulsu zegarowego na wejście licznika IC2 i zwiększenie jego zawartości o 1 i na wyjście układu przekazana zostanie następną sekwencją stanów logicznych. Kolejne naciśnięcia przycisku S5 będą powodowały wysyłanie do badanego układu kolejnych bajtów danych z pamięci, aż do osiągnięcia przez licznik IC1 stanu zakodowanego na przełączniku S1. W tym momencie układ powróci do stanu początkowego, oczekując na ponowne odtworzenia danych lub wpisanie do pamięci nowych.

Generator sygnałów cyfrowych zasilany jest z źródła napięcia stałego o wartości 7 16VDC, lub z badanego układu za pośrednictwem złącza JP3.

Rysunek 2 przedstawia schemat prostego układu monitorującego stan szyny danych i wejść adresowych pamięci naszego generatora. Schemat ten nie wymaga chyba żadnego komentarza. Najlepiej wykonać dwa takie układy i dołączyć je do generatora sygnałów cyfrowych za pomocą kabla taśmowego (złącza JP1 i JP2).

Montaż i uruchomienie

Na **rysunku 3** została pokazana mozaika ścieżek płytki drukowanej wykonanej na laminacie dwustronnym z metalizacją oraz rozmieszczenie na niej elementów.





Rys. 3. Schemat montażowy

Montaż układu wykonujemy w typowy sposób, rozpoczynając od elementów o najmniejszych gabarytach, a kończąc na kondensatorze elektrolitycznym. Jak zwykle doradzam zastosowanie podstawek pod układy scalone, z tym że pod układ IC1 jest ona absolutnie niezbędna i to z dwóch powodów. Po pierwsze, wewnątrz podstawki pod IC1 zostały umieszczone trzy rezystory: R1, R2 i R3. Po drugie, dopiero teraz przypomniałem sobie o jeszcze jednej możliwości wykorzystania zbudowanego układu. Otóż, może on służyć jako „odtworzacz” danych zapisanych w EPROM ie typu 2732, który bez żadnych przeróbek można po prostu włożyć w podstawkę pod IC1. Oczywiście, nie będziemy mieli jakiegokolwiek możliwości zapisania informacji, ale jedynie odtworzenie danych wpisanych za pomocą programatora do pamięci.

Jedyną trochę nietypową czynnością będzie przygotowanie kabla łączącego generator z badanym układem. To wykonania kabla wykorzystamy odcinek przewodu taśmowego, na którego jednym końcu zaciśniemy typowe złącze 10. Drugi koniec przewodu taśmowego rozdzielamy i do końcówek przewodów lutujemy osiem miniaturowych chwytaków po-

Rys. 4.



Rys. 3. Schemat montażowy

torą możemy dołączyć do przeznaczonego do tego celu złącza JP2, uzyskując w ten sposób pełną informację o aktualnym adresie pamięci, pod który zapisujemy dane lub je odczytujemy. Przy wykorzystaniu układów AVT-1144 odczyt może być dokonywany zarówno w systemie dziesiętnym jak i w hexadecymalnym co znacznie ułatwia uruchamianie systemów mikroprocesorowych i układów przeznaczonych do współpracy z komputerami.

Jeżeli wykorzystamy prostszy układ monitorowania stanu szyny danych, to sposób jego dołączenia do generatora jest identyczny z wyżej opisanym. Płytką drukowaną tego prostego układu została przedstawiona na rysunku 4, a montaż ośmiu diod LED, ośmiu tranzystorów i garstki rezystorów nie wymaga chyba komentarza. Ponieważ wyświetlanie danych za pomocą diod jest rozwiązaniem zastępczym, w skład kitu wchodzi jedynie jedna płytka drukowana tego układu, a elementy potrzebne do jego zmontowania można zakupić osobno.

Zbigniew Raabe

Uwaga!

Czy jesteś zainteresowany budową amatorskiego analizatora widma o paśmie 0Hz...1GHz?

Opis zamieszczony był w czasopiśmie *Świat Radio* 4, 5/98.

W razie większego zainteresowania Dział Handlowy AVT może sprowadzić do Polski kity tego urządzenia.

Osoby zainteresowane proszone są o listowne zgłoszenie chęci nabywania zestawu. Szacunkowa cena zestawu – około 1000zł. Zgłoszenia nie są traktowane jako zamówienie i posłużą tylko do rozeznania potrzeb polskich hobbystów.